Las redes neuronales profundas han logrado avances significativos en la inteligencia artificial generativa. Sin embargo, su arquitectura supone un obstáculo para alcanzar la máxima eficiencia. Las redes neuronales tradicionales tienen unidades de memoria y procesamiento separadas, lo que aumenta la demanda de comunicación entre estos componentes y reduce la velocidad y la eficiencia. IBM Research ha querido superar este obstáculo inspirándose en el cerebro humano, conocido por sus extraordinarias prestaciones y su bajo consumo de energía. En el artículo titulado" A64- coremixed- signalin- memorycomputechipbasedonphase- changemoryfordeepneuralnetworkinference", publicado en NatureElectronics, los investigadores de IBM presentan un nuevo enfoque para desarrollar un chip de inteligencia artificial de señal mixta de última generación que mejore la eficiencia y minimice el consumo de batería en proyectos de inteligencia artificial. El chip cuenta con 64 núcleos analógicos en memoria, cada uno de los cuales alberga un conjunto de unidades celulares sinápticas que interactúan de forma similar a las sinapsis cerebrales. Los convertidores garantizan una transición fluida entre los estados analógicos y digitales. IBM ha informado de que los chips han alcanzado una tasa de precisión del 92, 81% en el conjunto de datos CIFAR- 10, una colección de imágenes muy utilizada para el aprendizaje automático. Losinvestigadorestambiéndemostraronunaprecisióndeinferenciaequivalentealcasi- softwareconResNetyredesdememoria delargo- cortoplazo.

Segúnlosinvestigadores, paraobtenermejorasenlatenciayelconsumodeenergía, elchipdeseñalmezcladadebecombinarse conoperacionesdigitalesenelchipycomunicaciónenelchip. Con estos avances, se pueden ejecutar cargas de trabajo grandes y complejas en entornos de baja potencia y batería limitada, como teléfonos móviles, coches y cámaras. Además, los proveedores de servicios en la nube pueden aprovechar estos chips para reducir los costes energéticos y su huella de carbono. Las futuras mejoras de los circuitos digitales permitirán ejecutar cargas de trabajo de inferencia de extremo a extremo en estos chips, gracias a la transferencia de activación de capa a capa y el almacenamiento de activación intermedia en la memoria local. La exitosa validación del silicio de estos componentes marca un hito importante en el campo de la IA analógica, tal y como explican los investigadores de IBM en la descripción técnica del chip, que describen como el primer chip de cálculo de memoria de señalización mixta totalmente integrado basado en la memoria de cambio de fase integrada en un proceso de semiconductores de óxido metálico complementario de 14 nm. El chip consta de 64 núcleos AIMC, cada uno con una matriz de memoria de 256 x 256 celdas unitarias y un total de más de 16 M de dispositivos. Además de la matriz de memoria analógica, cada núcleo contiene una unidad de procesamiento digital ligera responsable de las funciones de activación, acumulación y escalado.